Short-Term/designer/worklib/52/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 17.2-2016 p007 (v17-2-50G) 3/10/2016}
3	;
4	VCC
5	P0.0/AD0
6	P0.1/AD1
7	P0.2/AD2
8	P0.3/AD3
9	P0.4/AD4
10	P0.5/AD5
11	P0.6/AD6
12	P0.7/AD7
13	EA* \B
14	ALE
15	PSEN* \B
16	P2.7/A15
17	P2.6/A14
18	P2.5/A13
19	P2.4/A12
20	P2.3/A11
21	P2.2/A10
22	P2.1/A9
23	P2.0/A8
24	GND
25	XTAL1
26	XTAL2
27	P3.7/RD* \B
28	P3.6/WR* \B
29	P3.5/T1
30	P3.4/TO
31	P3.3/INT1* \B
32	P3.2/INTO* \B
33	P3.1/TXD
34	P3.0/RXD
35	RST
36	P1.7
37	P1.6
38	P1.5
39	P1.4
40	P1.3
41	P1.2
42	P1.1/T2EX
43	P1.0/T2
44	;
45	2
46	1
47	;
48	2
49	1
50	;
51	2
52	1
53	;
54	2
55	1
56	;
57	2
58	1
59	;
60	2
61	1
62	;
63	2
64	1
65	;
66	2
67	1
68	;
69	2
70	1
71	;
72	2
73	1
74	;
75	2
76	1
77	;
78	4
79	3
80	2
81	1
82	;
83	6
84	5
85	4
86	3
87	2
88	1
89	;
90	GND
91	V+
92	;
93	SDA
94	SCL
95	GND
96	VCC
97	;
98	TXD
99	RXD
100	STATE
101	GND
102	VCC
103	EN
104	;
105	+5V
106	GND
107	RXD
108	TXD
109	3V3
110	;
111	VCC
112	GND
113	BLK
114	BLA
115	D7
116	D6
117	D5
118	D4
119	D3
120	D2
121	D1
122	D0
123	E
124	R/W
125	RS
126	VL
127	;
128	CW
129	WIPER
130	CCW
131	;
132	2
133	1
134	;
135	2
136	1
137	;
138	-
139	+
140	;
141	4
142	3
143	2
144	1
145	;
146	2
147	1
148	;
149	4
150	3
151	2
152	1
153	;
154	2
155	1
156	;
157	4
158	3
159	2
160	1
161	;
162	2
163	1
164	;
165	VCC
166	WP
167	SCL
168	SDA
169	GND
170	A2
171	A1
172	A0
173	;
174	SDA
175	SCL
176	CS
177	DC
178	RES
179	VCC
180	GND
181	;
182	2
183	1
184	;
185	3
186	2
187	1
188	;
189	3/OUPUT
190	2/GND
191	1/INPUT
192	END.