Tubii_Tk2/worklib/baseline_buffer/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
3	;
4	B<0>
5	A<0>
6	;
7	B<0>
8	A<0>
9	;
10	A<0>
11	B<0>
12	;
13	A<0>
14	B<0>
15	;
16	A<0>
17	B<0>
18	;
19	A<0>
20	B<0>
21	;
22	A<0>
23	B<0>
24	;
25	A<0>
26	B<0>
27	;
28	A<0>
29	B<0>
30	;
31	A<0>
32	B<0>
33	;
34	A<0>
35	B<0>
36	;
37	A<0>
38	B<0>
39	;
40	14
41	13
42	12
43	11
44	10
45	9
46	8
47	7
48	6
49	5
50	4
51	3
52	2
53	1
54	;
55	14
56	13
57	12
58	11
59	10
60	9
61	8
62	7
63	6
64	5
65	4
66	3
67	2
68	1
69	;
70	+IN_A
71	V-
72	V+
73	OUT_B
74	+IN_C
75	-IN_B
76	-IN_A
77	+IN_B
78	OUT_C
79	OUT_D
80	OUT_A
81	-IN_D
82	+IN_D
83	-IN_C
84	;
85	+IN_A
86	V-
87	V+
88	OUT_B
89	+IN_C
90	-IN_B
91	-IN_A
92	+IN_B
93	OUT_C
94	OUT_D
95	OUT_A
96	-IN_D
97	+IN_D
98	-IN_C
99	;
100	+IN_A
101	-IN_B
102	-IN_A
103	+IN_B
104	V-
105	V+
106	OUT_B
107	OUT_A
108	;
109	B<0>
110	A<0>
111	;
112	B<0>
113	A<0>
114	;
115	B<0>
116	A<0>
117	;
118	B<0>
119	A<0>
120	END.