Tubii_Tk2/worklib/ecl_translation/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
3	;
4	A
5	;
6	COMMON
7	GND
8	VCC
9	VEE
10	D_OUT* \B
11	C_OUT* \B
12	B_OUT* \B
13	A_OUT* \B
14	D_OUT
15	C_OUT
16	B_OUT
17	A_OUT
18	D_IN
19	C_IN
20	B_IN
21	A_IN
22	;
23	B<0>
24	A<0>
25	;
26	B<0>
27	A<0>
28	;
29	B<0>
30	A<0>
31	;
32	VCC
33	GND
34	ROUT
35	RE
36	RI* \B
37	RI
38	DOUT* \B
39	DOUT
40	DE
41	DIN
42	;
43	A
44	;
45	A<0>
46	B<0>
47	;
48	C
49	B
50	E
51	;
52	A<0>
53	B<0>
54	;
55	E
56	B
57	C
58	;
59	A
60	;
61	A<0>
62	B<0>
63	;
64	B<0>
65	A<0>
66	;
67	VEE
68	GND0
69	VBB
70	D0
71	D1
72	D2
73	D3
74	D4
75	D0* \B
76	D1* \B
77	D2* \B
78	D3* \B
79	D4* \B
80	Q0
81	Q1
82	Q2
83	Q3
84	Q4
85	Q0* \B
86	Q1* \B
87	Q2* \B
88	Q3* \B
89	Q4* \B
90	GND1
91	GND2
92	GND3
93	GND4
94	GND5
95	;
96	A
97	;
98	A
99	;
100	A
101	;
102	A<0>
103	B<0>
104	;
105	A<0>
106	B<0>
107	;
108	A<0>
109	B<0>
110	;
111	A<0>
112	B<0>
113	;
114	A<0>
115	B<0>
116	;
117	A<0>
118	B<0>
119	;
120	A<0>
121	B<0>
122	;
123	A
124	;
125	A
126	;
127	A
128	;
129	A
130	;
131	A
132	;
133	A
134	;
135	B<0>
136	A<0>
137	;
138	A
139	;
140	A<0>
141	B<0>
142	;
143	A
144	;
145	B<0>
146	A<0>
147	;
148	B<0>
149	A<0>
150	;
151	VCC
152	GND
153	VEE
154	Q4
155	Q3
156	Q2
157	Q1
158	D4* \B
159	D3* \B
160	D2* \B
161	D1* \B
162	D4
163	D3
164	D2
165	D1
166	VBB
167	END.