Tubii_Tk2/worklib/general_utilities/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
3	;
4	PULSE_INV_OUT
5	PULSE_INV_IN
6	;
7	A
8	;
9	A
10	;
11	A
12	;
13	A
14	;
15	A
16	;
17	A
18	;
19	A
20	;
21	A
22	;
23	A
24	;
25	PULSE_OUT_N \B
26	PULSE_OUT_P
27	PULSE_IN_N \B
28	PULSE_IN_P
29	;
30	LVDS_TO_ECL_OUT
31	TTL_TO_ECL_OUT
32	NIM_TO_ECL_IN
33	LVDS_TO_ECL_IN_N \B
34	LVDS_TO_ECL_IN_P
35	TTL_TO_ECL_IN
36	ECL_TO_NIM_IN
37	ECL_TO_LVDS_IN
38	ECL_TO_TTL_IN
39	NIM_TO_ECL_OUT
40	ECL_TO_TTL_OUT
41	ECL_TO_LVDS_OUT_P
42	ECL_TO_LVDS_OUT_N \B
43	ECL_TO_NIM_OUT
44	;
45	A
46	;
47	A
48	;
49	A
50	;
51	A
52	;
53	A
54	;
55	A
56	;
57	A
58	;
59	A
60	;
61	A
62	;
63	A
64	;
65	A
66	;
67	A
68	;
69	A
70	;
71	A
72	;
73	DELAY_OUT
74	PULSE_OUT
75	DELAY_IN
76	PULSE_IN
77	LE
78	CLK
79	DATA
80	;
81	A
82	;
83	A
84	;
85	A
86	;
87	A
88	END.