Tubii_Tk2/worklib/gt_delays/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
3	;
4	VCC
5	GND
6	IN
7	PWM
8	OUT
9	P3
10	P4
11	D/P2
12	PS
13	CLK/P1
14	LE* \B
15	Q/P0
16	MS
17	P5
18	P6
19	P7
20	;
21	COMMON
22	GND
23	VCC
24	VEE
25	D_OUT* \B
26	C_OUT* \B
27	B_OUT* \B
28	A_OUT* \B
29	D_OUT
30	C_OUT
31	B_OUT
32	A_OUT
33	D_IN
34	C_IN
35	B_IN
36	A_IN
37	;
38	B<0>
39	A<0>
40	;
41	B<0>
42	A<0>
43	;
44	B<0>
45	A<0>
46	;
47	B<0>
48	A<0>
49	;
50	B<0>
51	A<0>
52	;
53	A<0>
54	B<0>
55	;
56	A<0>
57	B<0>
58	;
59	A\NAC
60	B\NAC
61	;
62	A\NAC
63	B\NAC
64	;
65	A<0>
66	B<0>
67	;
68	A<0>
69	B<0>
70	;
71	A
72	;
73	A
74	;
75	A
76	;
77	A
78	;
79	GND
80	VCC
81	IN
82	Q/P0
83	P4
84	P3
85	CLK/P1
86	D/P2
87	P7
88	P6
89	P5
90	MS
91	PS
92	PWM
93	OUT
94	LE* \B
95	;
96	A
97	;
98	A
99	;
100	B<0>
101	A<0>
102	;
103	B<0>
104	A<0>
105	;
106	A
107	;
108	A
109	;
110	A
111	;
112	GND
113	VCC
114	IN_B2
115	IN_B1
116	IN_A2* \B
117	IN_A1* \B
118	REXT/CEXT2
119	REXT/CEXT1
120	CEXT2
121	CEXT1
122	Q2* \B
123	Q1* \B
124	Q2
125	Q1
126	RD2* \B
127	RD1* \B
128	END.