Tubii_Tk2/worklib/ribbon_delay/sch_1/page1.csv

1	FILE_TYPE = CONNECTIVITY;
2	{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
3	;
4	PIN7
5	PIN8
6	PIN6
7	PIN9
8	PIN10
9	PIN4
10	PIN3
11	PIN2
12	PIN5
13	PIN1
14	;
15	A<0>
16	B<0>
17	;
18	A<0>
19	B<0>
20	;
21	A<0>
22	B<0>
23	;
24	A<0>
25	B<0>
26	;
27	A<0>
28	B<0>
29	;
30	A<0>
31	B<0>
32	;
33	A<0>
34	B<0>
35	;
36	A<0>
37	B<0>
38	;
39	A<0>
40	B<0>
41	;
42	A<0>
43	B<0>
44	;
45	PIN7
46	PIN8
47	PIN6
48	PIN9
49	PIN10
50	PIN4
51	PIN3
52	PIN2
53	PIN5
54	PIN1
55	;
56	A<0>
57	B<0>
58	;
59	A
60	;
61	A
62	;
63	Q1
64	Q1* \B
65	Q3
66	Q3* \B
67	D1
68	D1* \B
69	D3* \B
70	GND2
71	GND1
72	VEE
73	VBB
74	Q2
75	Q2* \B
76	D3
77	D2* \B
78	D2
79	;
80	Q1
81	Q1* \B
82	Q3
83	Q3* \B
84	D1
85	D1* \B
86	D3* \B
87	GND2
88	GND1
89	VEE
90	VBB
91	Q2
92	Q2* \B
93	D3
94	D2* \B
95	D2
96	;
97	A
98	;
99	A
100	;
101	B<0>
102	A<0>
103	;
104	B<0>
105	A<0>
106	;
107	A<0>
108	B<0>
109	END.